1概述
近年來，以單片機(jī)為核心構(gòu)成的智能儀器儀表與數(shù)據(jù)采集系統(tǒng)獲得了愈來愈廣泛的應(yīng)用。傳統(tǒng)的數(shù)據(jù)存儲(chǔ)方法均是通過總線型非易失數(shù)據(jù)存儲(chǔ)器來保存采集的數(shù)據(jù)。隨著單片機(jī)技術(shù)的不斷發(fā)展及各種非總線型單片機(jī)的不斷涌現(xiàn)，采用非總線型單片機(jī)并配合大容量串行E2PROM構(gòu)成的數(shù)據(jù)存儲(chǔ)系統(tǒng)，將是一種非常好的數(shù)據(jù)存儲(chǔ)方法。該方法一方面可提高系統(tǒng)的可靠性，另一方面又可降低系統(tǒng)成本。
AT24C512是ATMEL公司新近推出的具有I2C總線容量達(dá)512Kbit（64K×8）的E2PROM，該芯片的主要特性如下：存儲(chǔ)容量為65536byte；與100kHz、400kHz、1MHzI2C總線兼容；100000次編程/擦寫周期；單電源、讀寫電壓為1.8V～5.5V；ESD保護(hù)電壓>4kV；數(shù)據(jù)可保存40年；寫保護(hù)功能，當(dāng)WP為高電平時(shí)，進(jìn)入寫保護(hù)狀態(tài)；CMOS低功耗技術(shù)，最大寫入電流為3mA；128byte頁(yè)寫入緩存器；自動(dòng)定時(shí)的寫周期；具有8引腳DIP及20引腳SOIC封裝等多種封裝形式。
2引腳排列及功能
AT24C512的DIP型封裝及20引腳的SOIC型封裝的引腳排列如圖1所示，各個(gè)引腳的功能如下：
SCL：串行時(shí)鐘該引腳為一輸入引腳，用于產(chǎn)生器件所有數(shù)據(jù)發(fā)送或接收的時(shí)鐘。
SDA：串行數(shù)據(jù)/地址雙向串行數(shù)據(jù)/地址引腳，用于器件所有數(shù)據(jù)的發(fā)送或接收。SDA是1個(gè)開漏輸出引腳，可與其它開漏輸出或集電極開路輸出進(jìn)行線接。
WP：寫保護(hù)當(dāng)引腳WP連接到VCC時(shí)，所有存儲(chǔ)數(shù)據(jù)變?yōu)閷懕Ｗo(hù)。當(dāng)引腳WP接VSS時(shí)，則允許器件進(jìn)行正常讀寫操作。
A0，A1：器件地址輸入這兩個(gè)引腳為硬件連線或者不連接，通過連接VCC或VSS的組合可使單總線最多尋址4個(gè)AT24C512，當(dāng)這些引腳沒有連接時(shí)其默認(rèn)值為0。
(a) SOIC封裝 (b) DIP封裝
圖1 AT24C512引腳排列圖
3器件功能描述
AT24C512是具有I2C總線的存儲(chǔ)芯片，因此該器件必須嚴(yán)格遵守I2C總線傳輸協(xié)議。I2C總線簡(jiǎn)單的硬件接口是以復(fù)雜的時(shí)序及軟件編程為代價(jià)的，下面首先對(duì)該器件的時(shí)序進(jìn)行描述。
（1）起停信號(hào)
時(shí)鐘線保持高電平期間，數(shù)據(jù)線電平從高到低的跳變代為I2C總線的起始信號(hào)。時(shí)鐘線保持高電平期間，數(shù)據(jù)線電平從低到高的跳變代為I2C總線的停止信號(hào)。
（2）器件尋址
主器件通過發(fā)送1個(gè)起始信號(hào)啟動(dòng)發(fā)送過程，然后發(fā)送它所需要尋址的從器件地址，8位從器件地址的高5位固定為10100，接下來的2位（A0，A1）為器件的地址位，因此最多可以將4個(gè)AT24C512連接到同一總線上使存儲(chǔ)容量擴(kuò)展至256Kbyte。注意，這兩位必須與A0和A1兩引腳的輸入狀態(tài)相對(duì)應(yīng)，從器件地址的最低位為讀寫控制位，“1”表示對(duì)從器件進(jìn)行讀操作，“0”表示對(duì)從器件進(jìn)行寫操作，在主器件發(fā)送起始信號(hào)和從器件發(fā)送地址字節(jié)后，AT24C512監(jiān)測(cè)總線并當(dāng)其地址與發(fā)送的從地址相符時(shí)發(fā)出1個(gè)應(yīng)答信號(hào)（通過SDA線），AT24C512再根據(jù)讀寫控制位（R/W）的狀態(tài)進(jìn)行讀寫操作，從器件地址字節(jié)內(nèi)容如表1所示。
表1 從器件地址內(nèi)容
DB7 | DB6 | DB5 | DB4 | DB3 | DB2 | DB1 | DB0 |
|---|---|---|---|---|---|---|---|
1 | 0 | 1 | 0 | 0 | A1 | A0 | R/W |
