摘要：PCI總線是Pentium主機(jī)最常見(jiàn)的總線，基于PCI總線形成的CompactPCI和PXI總線廣泛地應(yīng)用在儀器和自動(dòng)化領(lǐng)域。PCI適配卡的接口設(shè)計(jì)變得越來(lái)越重要，介紹PCI專(zhuān)用接口電路PCI9052的功能，通過(guò)一個(gè)例子介紹它的應(yīng)用。
關(guān)鍵詞：外部設(shè)備互連總線；局部總線；接口電路；PCI9052；應(yīng)用
1 引言
PCI（Peripheral Component Interconnect）總線具有獨(dú)立于處理器、高數(shù)據(jù)傳速率、即插即用、低功耗、適應(yīng)性強(qiáng)等特點(diǎn)，已成為微型機(jī)的主流總線�；赑CI總線形成的CompactPCI和PXI總線廣泛應(yīng)用于儀器和自動(dòng)化領(lǐng)域。隨著PCI總線的廣泛應(yīng)用，其接口的設(shè)計(jì)開(kāi)發(fā)顯得尤為重要。由于PCI總線的獨(dú)特性能，如信號(hào)負(fù)載能力、支持?jǐn)?shù)據(jù)的突發(fā)傳送、地址/數(shù)據(jù)、命令/字節(jié)使能信號(hào)總線復(fù)用等，使中小規(guī)模的器件難以實(shí)現(xiàn)接口電路。實(shí)現(xiàn)PCI總線接口一般采用CPLD或FPGA設(shè)計(jì)PCI接口，這種方法難度很大；另一種是采用專(zhuān)用的PCI接口電路，使設(shè)計(jì)開(kāi)發(fā)者免除繁瑣的時(shí)序分析，縮短開(kāi)發(fā)周期，降低開(kāi)發(fā)成本。本文介紹PCI9052接口電路的功能及其在PCI板卡設(shè)計(jì)中的應(yīng)用。
2 接口電路
PCI9052是PLX公司開(kāi)發(fā)的低價(jià)位PCI總線目標(biāo)接口電路,功耗低,采用PQFP型160引腳封裝,符合PCI2.1規(guī)范,它的局部總線(LOCAL BUS)可以通過(guò)編程設(shè)置為8/16/32位的(非)復(fù)用總線，數(shù)據(jù)傳送率可達(dá)到132Mb/s。提供了ISA接口，可以使ISA適配器迅速、低成本地轉(zhuǎn)換到PCI總線上。主要功能與特性如下所述：
異步操作。PCI9052的Local Bus與PCI總線的時(shí)鐘相互獨(dú)立運(yùn)行,兩總線的異步運(yùn)行便于高、低速設(shè)備的兼容。Local Bus的運(yùn)行時(shí)鐘頻率范圍為0MHz～40MHz,TTL電平，PCI的運(yùn)行時(shí)鐘頻率范圍為0MHz～33MHz。
支持突發(fā)操作。PCI9052提供一個(gè)64字節(jié)的寫(xiě)FIFO和一個(gè)32字節(jié)的讀FIFO,從而支持預(yù)取模式即突發(fā)操作。
中斷產(chǎn)生器�？梢杂蒐ocal Bus的二個(gè)中斷信號(hào)LINTi1和LINTi2產(chǎn)生一個(gè)PCI中斷信號(hào)INTA＃。
串行EEPROM接口，用于存放PCI總線和Local總線的配置信息。
5個(gè)局域總線地址空間和4個(gè)片選，基址和地址范圍可以由串行EEPROM或主控設(shè)備進(jìn)行編程。
大/小Endian模式的字節(jié)交換，有二種交換字節(jié)順序的輸出方式。
總線驅(qū)動(dòng)。所有地址、數(shù)據(jù)和控制信號(hào)都有PCI9052直接驅(qū)動(dòng)，不用額外的驅(qū)動(dòng)電路。
Localbus等待狀態(tài)。除了等待信號(hào)LRDYI＃用于握手之外,PCI9052還有一個(gè)內(nèi)部等待產(chǎn)生器(包括地址到數(shù)據(jù)周期、數(shù)據(jù)到數(shù)據(jù)周期和數(shù)據(jù)到地址周期的等待)。
PCI鎖定機(jī)制。主控設(shè)備可以通過(guò)鎖定信號(hào)占有對(duì)PCI9052的唯一訪問(wèn)權(quán)。
ISA總線模式。PCI9052提供一個(gè)ISA邏輯接口，用戶可直接使PCI總線和ISA總線相連,可以非常容易地將ISA設(shè)計(jì)轉(zhuǎn)換到PCI。
PCI9052的接口示意圖如圖1所示。
圖1 PCI總線接口示意圖
3 PCI9052的功能及操作
3.1 初始化
上電時(shí)，PCI總線的RST＃信號(hào)將PCI9052的內(nèi)部寄存器設(shè)置為缺省值，同時(shí)，PCI9052輸出局部復(fù)位信號(hào)（LRESET＃），并且檢查EEPROM是否存在。如果設(shè)備上裝有EEPROM，且EEPROM的第一個(gè)16字節(jié)非空，那么，PCI9052根據(jù)EEPROM內(nèi)容設(shè)置內(nèi)部寄存器,否則設(shè)為缺省值。
3.2 復(fù)位
PCI9052支持二種復(fù)位方式：硬件復(fù)位和軟件復(fù)位。硬件復(fù)位是PCI9052總線接口的RST＃信號(hào)輸入有效時(shí)將引起整個(gè)PCI9052復(fù)位,并輸出LRESET＃局部復(fù)位信號(hào)。軟件復(fù)位是PCI總線上的主機(jī)可以通過(guò)設(shè)置控制寄存器CNTRL(50H)中的軟件復(fù)位字節(jié)(Bit30)來(lái)對(duì)PCI9052復(fù)位,并輸出LRESET＃信號(hào)。此時(shí)，PCI和局部總線的配置寄存器的值將保持不變。當(dāng)CNTRL中的軟件復(fù)位字節(jié)有效時(shí)，PCI9052僅對(duì)配置寄存器的訪問(wèn)應(yīng)答，對(duì)局部總線的訪問(wèn)不響應(yīng)。PCI9052保持這種狀態(tài)直到PCI總線上的主機(jī)清除軟件復(fù)位字節(jié)。
3.3 對(duì)串行EEPROM接口的訪問(wèn)
復(fù)位后,PCI9052開(kāi)始讀串行EEPROM，若讀出的第一個(gè)字非FFFFH，則PCI9052認(rèn)為有一個(gè)有效的EEPROM存在，并且繼續(xù)進(jìn)行讀操作，否則，認(rèn)為EEPROM無(wú)效。PCI總線的主設(shè)備可以讀、寫(xiě)連接在PCI9052上的串行EEPROM。對(duì)其進(jìn)行讀、寫(xiě)操作之前需要將控制寄存器CNTRL[25](使能位)設(shè)置為“1”,并控制CNTRL[24]位以產(chǎn)生串行EEPROM的時(shí)鐘，然后，從EEDI送入指令代碼。如果在指令代碼之后由EEDO輸出“0”,則表明可以對(duì)其進(jìn)行讀、寫(xiě)。需要結(jié)束操作時(shí),只要將CNTRL[25]設(shè)置為“0”即可。
3.4 對(duì)內(nèi)部寄存器訪問(wèn)
PCI9052提供了二種類(lèi)型的片內(nèi)寄存器,即PCI配置寄存器和局部配置寄存器,二者都只能由PCI總線和串行EEPROM訪問(wèn),也可以通過(guò)設(shè)置寄存器CNTRL[13：12]禁止對(duì)后者的訪問(wèn)，這樣，極大地增強(qiáng)了接口設(shè)計(jì)的靈活性。
3.5 直接數(shù)據(jù)傳輸模式
PCI9052支持PCI總線上的主處理器對(duì)局部總線上的設(shè)備進(jìn)行直接訪問(wèn)。PCI9052的配置寄存器將訪問(wèn)映射到局部地址空間。片內(nèi)的讀寫(xiě)FIFO存儲(chǔ)器使PCI9052支持PCI總線與局部總線之間進(jìn)行高性能的猝發(fā)傳送。PCI總線主控訪問(wèn)局部總線示意圖如圖2所示。
圖2 PCI主控直接訪問(wèn)局部示意圖
3.6 PCI中斷(INTA＃)的產(chǎn)生
要產(chǎn)生PCI中斷INTA＃,首先將寄存器INTCSR[6](PCI中斷使能位)設(shè)置為“1”,如果需要以軟件方式產(chǎn)生中斷,則只需將INTCSR[7](軟件中斷位)設(shè)置為“1”。如果系統(tǒng)設(shè)計(jì)方案中選用由局部總線上的設(shè)備產(chǎn)生中斷信號(hào)INTi1和INTi2、再生成PCI中斷INTA＃的方式,只要將寄存器INTCSR的相關(guān)位按表1進(jìn)行設(shè)置,復(fù)位后INTCSR的值全部為“0”。
表1 寄存器INTCSR相關(guān)的設(shè)置
