摘 要：本文介紹了直接數(shù)字頻率合成（DDS）芯片AD9852與可編程門陣列（FPGA）相結(jié)合采用數(shù)字方法實現(xiàn)中頻線性相位調(diào)制（PM）及試驗結(jié)果。<!--摘要CH(結(jié)束)←-->
<!--→關(guān)鍵CH(開始)--> 關(guān)鍵詞：數(shù)字信號處理；直接數(shù)字頻率合成；線性調(diào)相；可編程門陣列<!--關(guān)鍵CH(結(jié)束)←-->
<!--關(guān)鍵EN(結(jié)束)←-->一、引 言
隨著數(shù)字信號處理和集成電路技術(shù)的發(fā)展，直接數(shù)字頻率合成（DDS）應(yīng)用也越來越廣泛。DDS具有相位和頻率分辨率高、穩(wěn)定度好、頻率轉(zhuǎn)換時間短、輸出相位連續(xù)、可以實現(xiàn)多種數(shù)字與模擬調(diào)制的優(yōu)點，而可編程門陣列（FPGA）具有集成度高、通用性好、設(shè)計靈活、編程方便、可以實現(xiàn)芯片的動態(tài)重構(gòu)等特點，因此可以快速地完成復(fù)雜的數(shù)字系統(tǒng)。由于模擬調(diào)相方法具有生產(chǎn)性差、調(diào)試不方便、調(diào)制度控制不精確等缺點，因此采用數(shù)字方法實現(xiàn)各種模擬調(diào)制也越來越普遍�，F(xiàn)在許多DDS芯片只直接提供了實現(xiàn)多種數(shù)字調(diào)制的功能，實現(xiàn)起來比較簡單，而要實現(xiàn)模擬線性調(diào)制具有一定的難度。因此本文介紹了一種采用AD公司高性能DDS芯片AD9852和FPGA結(jié)合用全數(shù)字方法直接在70 MHz中頻上實現(xiàn)正弦側(cè)音線性相位調(diào)制（PM）的方法。
二、實現(xiàn)原理
正弦波線性調(diào)相（PM）信號的表達式為
式中 ωc為載波角頻率；
βPM為調(diào)制指數(shù)；
ωm為調(diào)制信號角頻率。
它的抽樣式可表示如下：
式中 T為抽樣時鐘周期；
n為整數(shù)；
βPM為調(diào)制度；
由上式可見，首先把正弦側(cè)音信號的抽樣值通過調(diào)制度控制后直接去改變載波抽樣信號的相位，再通過查找表把相位信息轉(zhuǎn)換成幅度信息，最后通<!--標(biāo)題EN(結(jié)束)←-->過一個DAC變換就可輸出正弦波線性調(diào)相信號，但須滿足載波信號與側(cè)音信號信號的抽樣時鐘保持嚴(yán)格一致，輸出才是一個準(zhǔn)確的線性調(diào)相信號。
在用數(shù)字方法具體實現(xiàn)線性調(diào)相時，有內(nèi)調(diào)制和外調(diào)制2種實現(xiàn)方式。內(nèi)調(diào)制時，用調(diào)制信號改變載波頻率中心頻率控制字（Δφ）的值，在控制時序的作用下每一個載波抽樣周期頻率控制字只改變一次，然后頻率控制字又改變?yōu)橹行念l率對應(yīng)的控制字，內(nèi)調(diào)制實現(xiàn)原理如圖1所示。外調(diào)制時，用調(diào)制信號通過加法器直接改變載波抽樣信號的相位，外調(diào)制原理如圖2所示。
式中各符號的含義與單側(cè)音時相同。由式可見，要完成多路側(cè)音信號的線性調(diào)相，只需把多路側(cè)音信號分別產(chǎn)生，進行調(diào)制度控制后，通過相加再去改變載波信號的相位。
在本方案中，中頻頻率為70 MHz，2路正弦側(cè)音信號，具體實現(xiàn)時采用DDSAD9852來產(chǎn)生載波相位、調(diào)相、查找表和進行DA變換，采用FPGA產(chǎn)生正弦側(cè)音信號的相位、正弦查找表、調(diào)制度控制以及AD9852控制時序等功能。
三、實現(xiàn)方法
1．AD9852組成及調(diào)相原理
AD9852是由AD公司生產(chǎn)的高性能DDS芯片，主要由DDS核、寄存器、DAC、比較器、I／O接口等電路組成。它的內(nèi)部工作頻率最高可達300 MHz，最高輸出頻率達150 MHz，能夠?qū)崿F(xiàn)多種調(diào)制，如FM、AM、PM、FSK、PSK、ASK等，同時內(nèi)部還有一個420倍的可編程時鐘倍頻鎖相電路，可以用較低的參考頻率產(chǎn)生出較高的輸出頻率，同時它的控制接口也很靈活，有并行和串行方式可供選擇，并行接口最高速率可達100 MHz。
由于AD9852內(nèi)部時鐘頻率較高，又受到AD9852接口速率的限制，采用內(nèi)調(diào)制時AD9852的時序不易控制。因此本方案采用外調(diào)制的辦法，具體實現(xiàn)方法為：在一定的時序的控制下，把FPGA產(chǎn)生的側(cè)音抽樣信號通過AD9852的并行總線接口直接寫入14 bit相位偏移寄存器，在內(nèi)部時鐘的作用下，同步改變載波的相位。
（1）載波信號的產(chǎn)生
載波信號采用DDS原理用AD9852產(chǎn)生，DDS的原理框圖如圖3所示。
