3．2 三態(tài)緩沖布線開關的缺點及其改進
圖8（a）、（b）是基于上述三態(tài)緩沖器的兩種三態(tài)緩沖布線開關：共用緩沖器布線開關buf［8］和不共用緩沖器布線開關bufns［10］。他們各有缺點，buf開關驅(qū)動的網(wǎng)絡延時在有扇出時明顯增大，bufns開關延時在有扇出沒有明顯增大，但需要更大的面積。基于多路選擇器的開關bufm （圖8（c））避免了扇出問題。bufm開關輸入邊為多路選擇器樹結(jié)構(gòu)，在高扇 入條件下只需要少量的SRAMbit；與buf開關相比，bufm開關的不同之處在于緩沖器輸出的大尺寸導通晶體管用緩沖器輸入的小尺寸導通晶體管代替，因此，bufm開關也節(jié)約了面積。
與buf和bufns開關不同，bufm開關輸入邊的NMOS導通晶體管在傳邏輯“1”時有Vt的電壓損失，由此引起的低電壓擺幅需要輸入級倒相器有較大的NMOS。我們研究發(fā)現(xiàn)，當輸入級寬長比Wp／Wn＝0．8－1時，bufm開關延時最小。而對于輸出級，與buf和bufns一樣，需要較大的上拉PMOS。
雖然bufm開關的輸入邊的多路選擇器結(jié)構(gòu)，增加了開關的內(nèi)在延時（約6％）。bufm開關仍然優(yōu)于前兩種開關，圖9是三種三態(tài)緩沖開關在不同扇出情況下的延時特性（模擬結(jié)果歸一化為bufns扇出1）。從圖中可以看出，在扇出為3時，bufns開關延時增加15％，buf則增加了63％，相比之下， bufm開 關在相似的扇出條件下，延時只增加6％。
4 各種布線開關性能比較及其建議
為進一步比較各種布線開關的延時性能，我們研究了上述4種布線開關在各自最優(yōu)尺寸時驅(qū)動不同長度導線段的延時特性。從1到12改變導線段長度，整個過程中，保持它們有相似的負載（扇出均為1）。模擬結(jié)果如圖10所示，對于短連接，導通晶體管速度最快，其它三種緩沖開關的延時幾乎是它的兩倍。隨著驅(qū)動導線段數(shù)的增加，導通晶體管延時迅速增大。當導線段長度大于6時，導通晶體管延時超過bufm開關的延時，此后bufm開關延時最小。由于buf和bufns的扇出問題，只有在導線段數(shù)大于8時，它們的延時才小于導通晶體管開關。
考慮到導通晶體管開關同樣存在扇出問題，我們建議：驅(qū)動小于4Tile長度的導線段，導通晶體管速度更快；驅(qū)動4－6Tile長度的導線段，導通晶體管和三態(tài)緩沖器的延時相近，考慮面積因素，導通晶體管開關仍有一定優(yōu)勢，但其扇出問題嚴重，建議使用bufm開關；當驅(qū)動大于6Tile長度的導線時，三態(tài)緩沖布線開關具有明顯的優(yōu)勢，bufm開關優(yōu)于另外兩種開關。
5 總 結(jié)
本文在研究FPGA布線結(jié)構(gòu)的基礎上，完成了布線開關的電路設計。在TSMC－0．35μm工藝下，HSPICE模擬結(jié)果表明：①8－16倍最小尺寸的導通晶體管開關和6－8倍最小尺寸的三態(tài)緩沖開關產(chǎn)生最小的面積－延時積。②在減小靜態(tài)功耗上，級恢復技術是取代大柵壓技術的有效方法。③基于扇入的三態(tài)緩沖器避免了基于扇出三態(tài)緩沖器的扇出問題，而且同樣面積有效。④對于短連接，導通晶體管開關速度非常快，對于長連接，三態(tài)緩沖布線開關延時小于導通晶體管開關。⑤用bufm開關取代buf和bufns開關可以產(chǎn)生更小的延時和面積－延時積。
<!--→參考文獻CH(開始)-->
參考文獻
［1］ Brown S，F(xiàn)rancis R，Rose J，Vranesic Z．Field－Programma－ble Gate Arrays［M］．Kluwer Academic Publishers．1992．［2］ Rose Jand Hill D．Architectural and Physical Design Chal－lengesfor One－Million Gate FPGAs and Beyond［C］．ACMInt．Symp．on FPGAs，1997，129－132．
［3］ Xilinx Inc．XC4000Eand XC4000XSeries Field Programma－ble Gate Arrays．1999，14．
［4］ Lucent Technologies，DBFPGAData Book，1998．
［5］ Vantis Corporation．VF1 Field Programmable Gate Array［M］．1998．
［6］ MUHAMMADIMRAN MASUD．FPGA ROUTING STRUC－TURES：A NOVELSWITCH BLOCK AND DEPOPULATEDINTERCONNECT MATRIX ARCHITECTURES［D］．MasterThesis，The University of British Columbia，December，1999．
［7］ Xlinx XC4000 databook（DB）．
［8］ Betz Vand RoseJ．Circuit design，transistorsizing，and wirelayoutof FPGAinterconnect［C］．In：CustomIntegrated Cir－cuits Conference．1995，5：171－174．
［9］ Rabaey J．數(shù)字集成電路設計透視，清華大學出版社．217－220．1998．
［10］ Betz Vand Rose J．FPGARouting Architecture：Segmenta－tion and Buffering to Optimize Speed and Density［R］．FP－GA99．
