3.1 圖像的驅(qū)動
3.1.1 CMOS圖像傳感器的驅(qū)動
要使CMOS圖像傳感器成像，必須設(shè)計(jì)正確的驅(qū)動時(shí)序，包括行同步、列同步、場同步及曝光時(shí)間設(shè)定等時(shí)序。利用FPGA邏輯編程簡單的特點(diǎn)，用硬件描述語言Verilog HDL編程，可在FPGA中實(shí)現(xiàn)CMOS圖像傳感器的驅(qū)動時(shí)序，該驅(qū)動時(shí)序的仿真結(jié)果如圖3所示。圖中，ld_y為行選通信號；ld_x為列選通信號； cal為場選通信號；clk_adc為內(nèi)部A/D轉(zhuǎn)換器所需的時(shí)鐘；addr為行列地址線；sys_reset為曝光時(shí)間設(shè)定信號；s和r為內(nèi)部放大器選通信號。
3.1.2 圖像的采集
CMOS圖像傳感器輸出的信號為數(shù)字信號(即數(shù)字圖像數(shù)據(jù))，所以圖像的采集要通過FPGA中的數(shù)據(jù)接收模塊將圖像數(shù)據(jù)保存到片外SDRAM中。數(shù)據(jù)接收模塊狀態(tài)機(jī)如圖4所示。標(biāo)志Flag為1，開始采集數(shù)據(jù)。因?yàn)镃MOS圖像傳感器在每個(gè)A/D轉(zhuǎn)換時(shí)鐘周期輸出一個(gè)數(shù)據(jù)(如圖3所示)，接收模塊也相應(yīng)地設(shè)計(jì)成一個(gè)時(shí)鐘接收周期接收一個(gè)數(shù)據(jù)(Burst狀態(tài))，這樣也就發(fā)揮了FPGA對大量數(shù)據(jù)處理速度快的優(yōu)勢。
3.1.3 圖像的顯示
ARM將SDRAM中的圖像數(shù)據(jù)經(jīng)串口傳給計(jì)算機(jī)，在計(jì)算機(jī)中用VC++語言編寫串口協(xié)議和圖像顯示程序，將CMOS圖像傳感器采集到的圖像顯示在屏幕上，以便于監(jiān)測驗(yàn)證。
3.2 圖像的處理
本系統(tǒng)采用的圖像處理算法基于Sobel邊緣檢測算子。圖像的邊緣是由灰度不連續(xù)性所反映的，是圖像的最基本信息。邊緣檢測算子檢查每個(gè)像素的鄰域并對灰度變化率進(jìn)行量化，也包括方向的確定，大多數(shù)使用基于方向?qū)?shù)掩模求卷積的方法。就sobel算子而言，如圖5所示，采用了兩個(gè)3×3卷積核形成邊緣算子模板，緊鄰中心像素的像素有4個(gè)，和中心像素成斜對角的像素也有4個(gè)，距離中心像素近的模板值的系數(shù)為2，成斜對角的比較遠(yuǎn)，所以其系數(shù)為1，該系數(shù)反映了這樣一點(diǎn)：鄰域?qū)Ξ?dāng)前像素的灰度梯度的影響程度越近影響越大，越遠(yuǎn)影響越小。圖像中的每個(gè)點(diǎn)都用這兩個(gè)核做卷積，一個(gè)核對垂直邊緣響應(yīng)最大，而另一個(gè)核對水平邊緣響應(yīng)最大，兩個(gè)卷積的最大值作為該點(diǎn)的輸出位，反映了當(dāng)前位置灰度梯度(圖像邊緣)的主要方向和大小。運(yùn)算結(jié)果反映了一幅邊緣幅度圖像。
因?yàn)榕臄z的圖像為1024×1024，采用的Sobel算子為3×3模板，所以圖像周邊的一圈像素(第1行、第1024行、第1列、第1024列)保持原灰度值。在圖像的第2行2列到1023行1023列的范圍內(nèi)，用圖5所示的算子模板進(jìn)行掃描計(jì)算，即當(dāng)前像素和與當(dāng)前像素相鄰的8個(gè)像素，分別與模板中位置相應(yīng)的9個(gè)系數(shù)相乘，累加這9個(gè)乘積結(jié)果，就得到針對某一方向的灰度梯度。比較兩個(gè)方向的計(jì)算結(jié)果，取最大者作為當(dāng)前位置的灰度梯度。圖7為圖6經(jīng)過 Sobel算子進(jìn)行邊緣提取后得到的圖像。該算法在ARM中是基于C語言實(shí)現(xiàn)的，體現(xiàn)了ARM軟件編程靈活的特點(diǎn)。
3.3 試驗(yàn)結(jié)果
圖6是成功驅(qū)動CMOS圖像傳感器后拍攝的景物圖像，可見圖像非常清晰。本文分別針對Soble算子進(jìn)行了基于PC機(jī)和基于ARM的實(shí)現(xiàn)，圖7為圖6經(jīng)過ARM中的Sobel算子的邊緣提取結(jié)果，圖8為圖6經(jīng)過PC機(jī)中Sobel算子的邊緣提取結(jié)果，圖9為圖7和圖8逐像素的比較結(jié)果。可見兩種實(shí)現(xiàn)方法得到的結(jié)果完全一致，說明了基于ARM的Sobel算子的實(shí)現(xiàn)是正確的。
上述圖像驅(qū)動和處理系統(tǒng)如果僅用FPGA來實(shí)現(xiàn)，算法部分的實(shí)現(xiàn)會比較復(fù)雜；如果僅用ARM來實(shí)現(xiàn)，驅(qū)動時(shí)序的設(shè)計(jì)也會非常困難。而采用內(nèi)嵌ARM核的 FPGA芯片EPXA10，單片就實(shí)現(xiàn)了上述系統(tǒng)，大大減小了設(shè)計(jì)的難度和電路的復(fù)雜性，同時(shí)也減小了硬件電路的體積和功耗，在系統(tǒng)小型化方面有著獨(dú)特的優(yōu)勢。由于EPXA10集成了先進(jìn)的ARM922T處理器器以及高密度的FPGA，所以在不增加體積和改進(jìn)硬件電路的情況下，可以實(shí)現(xiàn)更加復(fù)雜的圖像處理算法和硬件控制邏輯設(shè)計(jì)，具有很強(qiáng)的系統(tǒng)擴(kuò)展?jié)摿�。這種嵌入式方案必將成為集成電路的發(fā)展趨勢，將會在未來較短的時(shí)間里得到快速的發(fā)展。
