面對設(shè)計復(fù)雜、成本和產(chǎn)品上市時間的壓力，設(shè)計工程師需要一種快速而簡單的方法在系統(tǒng)中實現(xiàn)PCI Express。本文介紹了在FPGA中實現(xiàn)PCI Express的細(xì)節(jié)和優(yōu)勢，這些優(yōu)勢包括更快的產(chǎn)品上市時間、簡化的設(shè)計流程、可重構(gòu)性以及經(jīng)過驗證的兼容性。
在獲得巨大發(fā)展動力后，PCI Express作為下一代系統(tǒng)的一種標(biāo)準(zhǔn)選擇而逐漸興起。PCI
|
圖1：FPGA中PCI Express層。 |
PCI Express是一種工作在2.5Gbps速率上的串行I/O標(biāo)準(zhǔn)，它要求設(shè)計者具有與高速數(shù)據(jù)速率相關(guān)的設(shè)計復(fù)雜性方面的知識。FPGA為快速地將器件集成到PCI Express系統(tǒng)中提供了一種理想的解決方案。通過FPGA中已有的高速收發(fā)器模塊及現(xiàn)有的PCI Express IP內(nèi)核，與其它PCI Express器件連接，可為產(chǎn)品迅速上市提供一種經(jīng)濟的手段。
作為一種標(biāo)準(zhǔn)協(xié)議，盡管PCI Express具有不少優(yōu)勢，但它也帶來了許多需要解決的挑戰(zhàn)。對任何一種新的協(xié)議，設(shè)計者都必須在沒有先前經(jīng)驗的情況下進行設(shè)計。對于那些從PCI或PCI-X轉(zhuǎn)向高速論壇的設(shè)計者來說，必須認(rèn)識到其復(fù)雜性。
高速鏈路設(shè)計要求設(shè)計者具有很強的高速模擬設(shè)計技能。當(dāng)數(shù)據(jù)速率達到1Gbps以上時，I/O緩沖器的設(shè)計需進行重大改變，同時電路板布局布線技術(shù)變得非常關(guān)鍵，時鐘數(shù)據(jù)恢復(fù)(CDR)電路也顯得極為重要。除了模擬方面的考慮，高速率時處理數(shù)據(jù)所需的數(shù)字邏輯也很不一樣，編碼方案及補償邏輯使其物理層與采用較低速度協(xié)議的物理層有極大不同。PCI Express規(guī)范雖然提出了互用性的要求，但沒有限制實現(xiàn)的方法，這允許設(shè)計可針對系統(tǒng)進行優(yōu)化實現(xiàn)，同時要求設(shè)計者擁有實現(xiàn)技術(shù)方面的廣泛知識。
與實現(xiàn)這種全新且復(fù)雜的協(xié)議有關(guān)的設(shè)計挑戰(zhàn)將直接影響產(chǎn)品的上市時間。假設(shè)協(xié)議很快被采納，產(chǎn)品必須在盡量短的時間內(nèi)推向市場。然而大多數(shù)沒有直接參與協(xié)議標(biāo)準(zhǔn)化過程的公司將經(jīng)歷一段頗為曲折的學(xué)習(xí)過程，因此對產(chǎn)品上市造成不必要的延遲。
FPGA器件為PCI Express設(shè)計新手所面臨的眾多挑戰(zhàn)提供了一種解決方案。由于內(nèi)置高速收發(fā)器模塊和可編程結(jié)構(gòu)，F(xiàn)PGA器件使快速實現(xiàn)設(shè)計變得容易了。就算設(shè)計反復(fù)來得更快，F(xiàn)PGA器件的設(shè)計周期也具有與生俱來的優(yōu)勢。情況確實如此，因為FPGA器件工具流程允許用FPGA邏輯有效地進行大規(guī)模設(shè)計�？傮w來說，能加快產(chǎn)品上市時間是FPGA能提供的一個主要優(yōu)勢。
FPGA器件還擁有可供設(shè)計者使用的內(nèi)置高速收發(fā)器邏輯。這些專門的高速收發(fā)器模塊被設(shè)計用來支持PCI Express所需的超過2.5Gbps的數(shù)據(jù)速率。使用這些收發(fā)器模塊的一個主要優(yōu)勢在于FPGA供應(yīng)商專門針對PCI Express對它們進行了測試。FPGA器件還通過了由 PCI特別興趣小組(PCI-SIG)主持的相容性和插拔測試大會對其進行的測試。倘若在進行PCI Express設(shè)計時出現(xiàn)了模擬設(shè)計的挑戰(zhàn)， FPGA器件可提供使用經(jīng)過模擬電路驗證的互用性測試的能力。
PCI-SIG定義了測試PCI Express各層的方法，很容易對使用FPGA器件的情況進行概念性驗證。由于大多數(shù)工業(yè)PCI Express實現(xiàn)已在正式的相容性測試大會上測試過，所以FPGA器件提供了一種獨特的機會，即在設(shè)計之前就可保證產(chǎn)品的兼容性。
除了物理層，數(shù)據(jù)鏈路層及處理層也在FPGA邏輯中實現(xiàn)。雖然PCI Express規(guī)范對這些要求進行了詳細(xì)定義，但也留給使用者很大的實現(xiàn)空間。那些想以最快速度來驗證FPGA實現(xiàn)的設(shè)計者，可購買已針對FPGA架構(gòu)進行了優(yōu)化的IP。FPGA廠商一直在努力整合一種包括處理層、數(shù)據(jù)鏈路層及物理層在內(nèi)的完整PCI Express解決方案。高速收發(fā)器可在物理層使用，而IP則可用于處理層、數(shù)據(jù)鏈路層及部分物理層。這使設(shè)計者能專注于軟件實現(xiàn)，且只需考慮與PCI Express的接口部分。設(shè)計者只要做很少的工作，就可使用IP及內(nèi)置高速收發(fā)器將現(xiàn)有PCI-X和PCI系統(tǒng)集成到PCI Express里。
|
圖2：采用了FPGA器件的PCI Express架構(gòu)。 |
FPGA器件的另一個主要優(yōu)勢是可重構(gòu)性。利用FPGA器件的這個特性，可立即對設(shè)計進行修改以改變設(shè)計，并可能實現(xiàn)另一種完全不同的系統(tǒng)。這能縮短設(shè)計周期并使修改設(shè)計變得簡單。如果需要的話，F(xiàn)PGA 的這些特性可實現(xiàn)完全不同的PCI Express接口。這些靈活的系統(tǒng)能夠改變PCI Express的核心特性，包括通道數(shù)目和改變虛擬通道。數(shù)據(jù)包的優(yōu)先級可以改變以得到有效的適應(yīng)性方法，還可改變模擬特性以利于電路板設(shè)計。FPGA I/O緩沖器具有改變電壓電平、去加重及接收均衡的能力。對板級設(shè)計來說，去加重和接收均衡是兩項極為重要的特性，無需進行重新配置器件即可動態(tài)改變這些參數(shù)。
PCI Express組件可分成為端點、交換器、PCI Express-PCI橋接器以及根聯(lián)合體(root complex)。每個組件具有不同的功能，并能以不同方式來使用FPGA器件。FPGA器件可用于任何一種組件，但適用程度不相同。當(dāng)設(shè)計一種給定的系統(tǒng)時，重要的是須記住每一種組件的要求，以保證整個系統(tǒng)能無縫接口。
端點與交換器和根聯(lián)合體連接，這很顯然非常適合采用FPGA器件。端點具有不同的功能且需要一些額外的資源來與PCI Express架構(gòu)交互。端點應(yīng)用可以在FPGA器件里實現(xiàn)，而高速收發(fā)器則可用于PCI Express通訊。這使設(shè)計者能夠用FPGA器件來實現(xiàn)實際的端點應(yīng)用并充分利用PCI Express現(xiàn)有的特性。端點只是一個PCI Express組件，不太可能成為PCI Express的專有，它需要適合于組件的用途，并與其他PCI Express組件進行通訊。因此FPGA的靈活性需要適合于特定的組件。目前的PCI Express IP支持端點應(yīng)用，并很容易配置為適合組件用途。
交換器是一種用來“橋接”多個PCI Express器件的PCI Express特殊組件。交換器擁有用來發(fā)送信息的上、下行端口。FPGA器件很適合這些執(zhí)行上下行鏈接的應(yīng)用。交換器極容易用FPGA器件來實現(xiàn)，使用 IP就能迅速做到這點。因為FPGA的可重構(gòu)性，所以也很容易改變系統(tǒng)要求和數(shù)據(jù)包的優(yōu)先級別。
PCI Express-PCI橋接設(shè)備是一種非常適合于用FPGA器件來實現(xiàn)的組件。FPGA器件已在PCI及PCI-X系統(tǒng)中使用了很多年，其接口經(jīng)過了嚴(yán)格的測試。FPGA器件也適合實現(xiàn)跨多種不同數(shù)據(jù)速率的多I/O標(biāo)準(zhǔn)。信息可按用戶要求從PCI Express架構(gòu)傳輸?shù)絇CI或PCI-X系統(tǒng)，針對所有這些協(xié)議的IP已有供應(yīng)，這使該過程更加容易完成。
FPGA器件可以用來實現(xiàn)PCI Express架構(gòu)中的根聯(lián)合體，但似乎采用ASIC更適合一些。不管怎樣，已有IP支持這種結(jié)構(gòu)并允許設(shè)計者配置根聯(lián)合體以完成所需任務(wù)。
能以多種方式使用FPGA器件來支持PCI Express。設(shè)計者可選擇用FPGA實現(xiàn)全部或部分協(xié)議。如果整個協(xié)議都用FPGA實現(xiàn)，則除FPGA邏輯外，還需使用高速收發(fā)器模塊。如果設(shè)計者選擇用另一種芯片來實現(xiàn)物理層時，F(xiàn)PGA則可實現(xiàn)數(shù)據(jù)鏈路層及處理層。為提供低成本的解決方案，目前已經(jīng)有帶PIPE規(guī)范接口的收發(fā)器芯片，可與低成本 FPGA配合使用以實現(xiàn)低成本的解決方案。
