|
圖3：帶PCI Express掩模的FPGA眼圖。 |
如果整個協(xié)議都用FPGA來實現(xiàn)，則高速收發(fā)器模塊支持PCI Express協(xié)議的物理層特性。整個物理層將結(jié)合專用高速收發(fā)器模塊與FPGA邏輯來實現(xiàn)，而數(shù)據(jù)鏈路層及處理層則將完全以FPGA邏輯來實現(xiàn)。設計者可選擇完全自己設計各個層或購買相應的IP來實現(xiàn)設計。
高速收發(fā)器塊將運行在PCI Express協(xié)議所需的2.5Gbps速率上。它還擁有能從數(shù)據(jù)中可靠地提取時鐘的專用時鐘數(shù)據(jù)恢復(CDR)電路，需要采用8B/10B編碼方案以幫助時鐘恢復。通道的數(shù)量可適應大多數(shù)常見的鏈路要求。
PCI Express要求電特性能確保數(shù)據(jù)的正確傳輸，需要具有-3.5dB去加重的1V差分電壓。FPGA器件可滿足這些需求，而且還可在實驗室環(huán)境中動態(tài)改變該差分電壓和去加重值以幫助調(diào)試電路板。接收通道還具有可動態(tài)調(diào)整以適應傳輸線高頻損耗的接收均衡。PCI Express規(guī)范還要求有擴展頻譜時序(SSC)。FPGA器件可利用+0%至-0.5%調(diào)制的時鐘來滿足所有SSC要求且無需任何特殊的考慮。在大部分PCI Express系統(tǒng)中SSC變得越來越重要。在實現(xiàn)過程中，設計者必須能控制收發(fā)器的特性(包括前面提到的特性)，以便最好地滿足特定系統(tǒng)的要求。
FPGA器件為設計者提供了這樣一個獨特的機會，即當新協(xié)議在市場上出現(xiàn)時，無需很長時間便可迅速地以低成本實現(xiàn)PCI Express組件。對于那些首次進入高速論壇的設計者而言，使用嵌入在FPGA器件中的專用高速收發(fā)器模塊是一種安全的實現(xiàn)方法。FPGA器件經(jīng)過了 PCI Express相容性測試大會的驗證，并在眾多PCI Express應用中使用。PCI Express有望成為下一代系統(tǒng)選用的協(xié)議，從目前市場來看，能迅速啟動PCI Express設計是非常重要的。
