摘 要：ADS8364是一種六通道16位并行輸出同步采樣250kHz 模數(shù)轉(zhuǎn)換器。它帶有片選（CS）、輸入時(shí)鐘（CLK）、并行數(shù)據(jù)輸出（［0：15］）以及靈活的控制信號(hào)。因而可以直接與MSP430x1xx系列微控制器進(jìn)行連接。文中給出了ADS8364和MSP430F149的連接電路。 <!--摘要CH(結(jié)束)←--><!--→關(guān)鍵CH(開始)-->
關(guān)鍵詞：ADS8364；MSP430；微控制器
ADS8364是一種高速、低功耗、十六位模數(shù)轉(zhuǎn)換器，主要應(yīng)用于電機(jī)控制和多軸定位系統(tǒng)等方面。其共模抑制在50kHz時(shí)為80dB，因此，特別適用于噪聲比較大的環(huán)境。MSP430F149是一種超低功耗微控制器，這種16位CPU采用RISC結(jié)構(gòu)并帶有常數(shù)發(fā)生器，其數(shù)控晶振可使系統(tǒng)在6μs之內(nèi)從低功耗模式喚醒。同時(shí)，由于其內(nèi)置16位定時(shí)器和高速12位A／D轉(zhuǎn)換器以及USART等配置。因此，該控制器還可適用于其它的傳感器系統(tǒng)、工業(yè)控制應(yīng)用、數(shù)字電機(jī)控制及手提儀器等方面的應(yīng)用。
1 ADS8364特性及工作原理
ADS8364是高速、低功耗，六通道同步采樣16位模數(shù)轉(zhuǎn)換器。圖1所示是ADS8364模數(shù)轉(zhuǎn)換器的引腳排列圖。ADS8364采用＋5V工作電壓，并帶有80dB共模抑制的全差分輸入通道以及六個(gè)4μs連續(xù)近似的模數(shù)轉(zhuǎn)換器、六個(gè)差分采樣放大器。另外，在REFIN和REFOUT引腳內(nèi)部還帶有＋2．5V參考電壓以及高速并行接口。ADS8364的六個(gè)模擬輸入分為三組（A，B和C），每個(gè)輸入端都有一個(gè)ADCs保持信號(hào)以用來保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換。
ADS8364的差分輸入可在－VREF到＋VREF之間變化。
ADS8364模數(shù)轉(zhuǎn)換器中的六個(gè)16位ADCs可以成對(duì)的同步工作。三個(gè)保持信號(hào)
,
可以啟動(dòng)指定通道的轉(zhuǎn)換。當(dāng)三個(gè)保持信號(hào)同時(shí)被選通時(shí)，其轉(zhuǎn)換結(jié)果將保存在六個(gè)寄存器中。對(duì)于每一個(gè)讀操作，ADS8364均輸出十六位數(shù)
據(jù)，地址／模式信號(hào)（A0，A1，A2）可以選擇如何從ADS8364讀取數(shù)據(jù)，也可以選擇單通道、單周期或 FIFO模式。在ADS8364的
保持至少20ns的低電平時(shí)，轉(zhuǎn)換開始。這個(gè)低電平可使各個(gè)通道的采樣保持放大器同時(shí)處于保持狀態(tài)從而使每個(gè)通道同時(shí)開始轉(zhuǎn)換。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后，引腳
的輸出將保持半個(gè)時(shí)鐘周期的低電平。另外，通過置
和
為低電平可使數(shù)據(jù)讀出到半行輸出總線。
ADS8364中的取樣／保持模塊是以最大吞吐率（250kHz）工作的，它的輸入帶寬大于ADC的奈奎斯特頻率。而典型的小信號(hào)帶寬是 300MHz�？讖窖舆t時(shí)間（轉(zhuǎn)換器從取樣模式切換到保持模式花費(fèi)的時(shí)間）為5ns，每次的平均增量是50ps。這些特性反映了ADS8364接收輸入信號(hào)的能力。
在正常操作時(shí)，REFOUT與REFIN連接可以為ADS8364提供＋2．5V的參考電壓。條件是輸入不超過AVDD＋0． 3V。此外，ADS8364的參考是雙緩沖的，使用內(nèi)部參考時(shí)，緩沖器介于參考電壓和負(fù)載之間。而使用外部參考時(shí)，緩沖器則在參考電壓和CDACs之間起隔離作用。而且緩沖器也可以在轉(zhuǎn)換期間對(duì)CDACs的所有電容重新充電。ADS8364也可以使用1．5V到2．6V的外部參考電壓。
ADS8364本身的噪聲很小，但是為了得到更好的性能，輸入信號(hào)的噪聲峰值必須小于50μV。
ADS8364的模擬輸入可以是雙極或全差分的，有兩種方法可驅(qū)動(dòng)ADS8364的輸入，即單端和差分。單端輸入時(shí)，－IN端輸入的是共模電壓（CV），而＋I(xiàn)N的輸入則圍繞共模電壓擺動(dòng)，峰－峰值為CV＋VREF和CV－VREF，VREF的大小決定了共模電壓的變化。當(dāng)輸入是差分方式時(shí)，輸入幅值在－IN和＋I(xiàn)N之間變化。每個(gè)輸入端的幅值分別是CV＋1／2VREF和CV－1／2VREF，差分輸入電壓的峰－峰值為＋VREF和－VREF，所以VREF也決定了輸入電壓的范圍。應(yīng)當(dāng)注意的是：驅(qū)動(dòng)輸入端的電源輸出阻抗應(yīng)當(dāng)匹配。通常，可在正、負(fù)極之間接一個(gè)小電容（20pF）來匹配它們的阻抗。否則，將導(dǎo)致失調(diào)誤差。其輸入電流取決于取樣率和輸入電壓。另外，輸入電壓的范圍也應(yīng)保持在AGND－0．3V和AVDD＋0．3V之間。
當(dāng)ADS8364采用5MHz的外部時(shí)鐘來控制轉(zhuǎn)換時(shí)，它的取樣率是250kHz，同時(shí)對(duì)應(yīng)于4μs的最大吞吐率，這樣，采樣和轉(zhuǎn)換共需花費(fèi)20個(gè)時(shí)鐘周期。另外，當(dāng)外部時(shí)鐘采用5MHz時(shí)，ADS8364的轉(zhuǎn)換時(shí)間是3．2μs，對(duì)應(yīng)的采集時(shí)間是0．8μs。因此，為了得到最大的輸出數(shù)據(jù)率，讀取數(shù)據(jù)可以在下一個(gè)轉(zhuǎn)換期間進(jìn)行。
2 ADS8364與MSP430F149的連接
2 ．1 ADS8364的接口
ADS8364采用＋5V模擬電源（AVdd）和數(shù)字電源（DVdd），而其內(nèi)部的緩沖器采用與MSP430相同的＋3．3V電壓。緩沖器電壓（BVdd）允許直接連接到3V或5V電壓系統(tǒng)。因?yàn)镸SP430是低電源供電器 件，因此，要使用該元件，ADS8364的BVDD必須設(shè)置成3．3V。
ADS8364的最大時(shí)鐘頻率可達(dá)5MHz，采樣／轉(zhuǎn)換可在20個(gè)轉(zhuǎn)換時(shí)鐘周期內(nèi)完成。ADS8364的六個(gè)通道可以同時(shí)進(jìn)行采樣／轉(zhuǎn)換。吞吐率最大可達(dá)250ksps。在這個(gè)應(yīng)用中，ADS8364采用的是4MHz時(shí)鐘。每個(gè)通道的吞吐率最大可達(dá)200ksps。將ADS的地址線A［2：0］接到固定電平上，MSP430將釋放通道選擇的任務(wù)。在這個(gè)例子中，A0接到數(shù)字地，A2和A1接到Vcc上可迫使ADS8364進(jìn)入周期模式。在這個(gè)模式中，轉(zhuǎn)換器可自動(dòng)對(duì)六個(gè)通道進(jìn)行采樣，并可將數(shù)據(jù)按從A0到C1的順序傳送到輸出端。
將ADS8364的BYTE引腳接到Vcc上，可以使能字節(jié)模式。在這個(gè)模式中，要從ADC中正確地讀取數(shù)據(jù)，需要對(duì)每個(gè)通道進(jìn)行兩次連續(xù)的讀操作。第一次讀取的是轉(zhuǎn)換數(shù)據(jù)的高位字節(jié)，第二次讀取的是低位字節(jié)。假如通道信息要作為數(shù)據(jù)輸出的一部分，那么，應(yīng)將ADS8364的ADD引腳也接到Vcc。讀取數(shù)據(jù)時(shí)，需要對(duì)ADS8364的每個(gè)通道進(jìn)行三次讀操作。第一次讀取通道和數(shù)據(jù)信息，后兩次分別讀取高位和低位數(shù)據(jù)。表1列出了 ADS8364與MSP430x1xx系列連接所需的最少引腳。圖2是它們的接口連接圖。
2．2 ADC的初始化操作
