觸發(fā)ADS8364的復(fù)位引腳
可以確保讀指 針指向第一個(gè)數(shù)據(jù)位置。作為MSP430初始化的一部分，ADS8364的引腳分配給P1.3,P1.3是高電平，當(dāng)系統(tǒng)時(shí)鐘穩(wěn)定后，被觸發(fā)為低電平，從而確保了從ADC輸出的數(shù)據(jù)對(duì)應(yīng)于通道A0、A1、B0、B1、C0、C1的排列。
是有源低電平取樣觸發(fā)器。當(dāng)三條HOLD線均為低電平時(shí)，六個(gè)模擬輸入同時(shí)被采樣，并在下一個(gè)時(shí)鐘的上升沿轉(zhuǎn)換過(guò)程開(kāi)始，然后在20個(gè)時(shí)鐘周期后轉(zhuǎn)換過(guò)程結(jié)束。當(dāng)轉(zhuǎn)換結(jié)束后，引腳保持1／2時(shí)鐘周期的低電平。
對(duì)于每一個(gè)轉(zhuǎn)換通道，
均是低電平信號(hào)。 ADS8364可為MSP430提供三個(gè)脈沖。每個(gè)脈沖信號(hào)表明一個(gè)轉(zhuǎn)換的結(jié)束。當(dāng)ADC的這三個(gè)引腳同時(shí)置低時(shí)，三個(gè)通道被認(rèn)為有效并同時(shí)進(jìn)行轉(zhuǎn)換。另外，引腳也可被連接到MSP430的一個(gè)中斷引腳，以觸發(fā)一個(gè)讀周期。
2．3 MSP430的設(shè)置
圖3所示是MSP430F149的引腳排列圖。使用時(shí)，將外部8MHz信號(hào)接到MSP430的XT2輸入端，因此，選擇XT2輸入就選擇了時(shí)鐘源MCLK和SMCLK。通過(guò)設(shè)置DIVS位可以給SMCLK提供4MHz的時(shí)鐘頻率，而MCLK則仍保持8MHz的時(shí)鐘頻率。通過(guò)向MSP430的寄存器P1DIR中寫入0x1D可以把PORT1的0，2，3，4引腳設(shè)置成輸出格式。當(dāng)P1．4被設(shè)置成輸出以后，通過(guò)向寄存器P1SEL寫入0x10即可設(shè)定SMCLK，它可以為ADS8364提供轉(zhuǎn)換時(shí)鐘。
把P1．1設(shè)置成中斷輸入只須清除寄存器P1IFG和P1IES的bit2，同時(shí)向寄存器P1IE寫入0x02就可以了。該操作同時(shí)清除了中斷標(biāo)志、使能下降沿檢測(cè)和使能外部中斷，這三個(gè)命令只有在全局中斷命令之后才能使用。
ADS8364的片選
是一個(gè)有源低電平輸入信號(hào)。當(dāng)為高時(shí)，并行輸出引腳處于高阻態(tài)。當(dāng)CS為低時(shí)，并行數(shù)據(jù)線反映了輸出緩沖器的當(dāng)前狀態(tài)。為了正確地從ADS8364的并行數(shù)據(jù)總線上讀取數(shù)據(jù)，ADS8364必須被片選選中后才能進(jìn)行讀操作。為了使有源控制線減到最少，腳應(yīng)該接地。假如片選信號(hào)有效，MSP430的任意一個(gè)GPIO均有效。
ADS8364的讀（
）信號(hào)端也是有源低電平信號(hào)。當(dāng)為低時(shí)，在讀信號(hào)（）的下降沿，ADS8364 中寄存器的內(nèi)容將被更新。這意味著在每個(gè)讀序列之前，信號(hào)必須被觸發(fā)，這樣才能更新輸出緩沖器。通過(guò)MSP430的中斷子程序?qū)IS8364的引腳置低（通過(guò)P1．2）可以保存P2．0～P2．7的數(shù)據(jù)，之后可再將RD引腳置高。
<!--→參考文獻(xiàn)CH(開(kāi)始)-->
1．ADS8364 Data Sheet U．S．ATexas Instruments JUNE2002
2．MSP430x14x Mixed Signal Microcontroller FEBRUARY 2001
3．MSP430x1xx Family User＇s Guide NOVEMBER2001
