|
許多高速網(wǎng)絡(luò)化接口和通信接口規(guī)約，對(duì)速度的要求也是可編程邏輯器件目前不能處理的難題。其中另外一條對(duì)許多器件都是共同的需要的，那就是混合信號(hào)集成，這一條也給ASIC－加－可編程－邏輯混合器件帶來(lái)了新的生機(jī)，除了PLL外，今天的CPLD和FPGA顯然已無(wú)法處理模擬信號(hào)。專用鐘頻恢復(fù)電路和無(wú)線基帶處理，是標(biāo)準(zhǔn)單元電路和定制ASIC處理所獨(dú)具的模擬功能實(shí)例。
在用CPLD和FPGA做較大設(shè)計(jì)中，功耗仍然是傷腦筋的事情（參考文獻(xiàn)8）。在許多情況下，通過(guò)封裝工藝和縮微印刷技術(shù)的不斷改進(jìn)，生產(chǎn)廠家已經(jīng)能夠使器件的工作電壓逐步降低，從而也使器件能保持（基本上保持）在工作溫度的閾值以下，因?yàn)槌^(guò)工作溫度閾限值器件的功能和長(zhǎng)期可靠性就會(huì)遭到損壞。I／O緩沖器的靈活性使得可以把這些器件與電源電壓和輸入電平較高、輸出擺幅也較大的那些傳統(tǒng)器件相連接。但是，過(guò)高的工頻加上內(nèi)部邏輯節(jié)點(diǎn)頻繁的觸動(dòng)，會(huì)要求增加散熱處理或強(qiáng)制通風(fēng)冷卻，或兩者都要具備。在ASIC里加上一些快速邏輯電路就會(huì)降低整個(gè)器件的功耗；但對(duì)芯片的"熱點(diǎn)"仍然不能掉以輕心。
開(kāi)路先鋒
PCI的被普遍認(rèn)可不僅是在PC領(lǐng)域，在各式各樣的嵌套式設(shè)計(jì)中也大受歡迎，這就使生產(chǎn)廠家自然而然地把用PCI做的產(chǎn)品，作為打向混合芯片新天地的第一塊問(wèn)路石（請(qǐng)閱附文"全體到場(chǎng)了嗎？"）。在開(kāi)發(fā)OR3TP12的過(guò)程中，Lncent Technologies公司用一個(gè)以ASIC為基礎(chǔ)的85000個(gè)門的門陣列64位、66MHz PCI啟動(dòng)程序目標(biāo)芯核，來(lái)代替72個(gè)OR3T55的324個(gè)邏輯單元電路。OR3TP12還保留252個(gè)可編程邏輯單元，Lucent公司估計(jì)能容納專用邏輯30000到60000個(gè)門。
以0.35μm工藝制作的OR3TP12上包含有兩個(gè)64T32位的啟動(dòng)程序和兩個(gè)64T16位的目標(biāo)FIFO存儲(chǔ)器。四個(gè)16位或兩個(gè)32位的信號(hào)通道在ASIC芯核和FPGA分隔區(qū)之間形成橋路。Lucent公司也剛開(kāi)始銷售OR3LP26B，這是OR3TP12的改進(jìn)型號(hào)，它以0.25μm工藝制造，可以使FPGA邏輯器件的功能更快，并把PCI芯核與FPGA子陣列之間的互連接點(diǎn)翻了一番。Lucent公司還把OR3LP26B上的FPGA邏輯器件的數(shù)量也翻了一番，并改進(jìn)了在PCI芯核和可編程邏輯器件之間運(yùn)行的鐘頻分布集成網(wǎng)絡(luò)。
在半導(dǎo)體廠家中也只有Lucent公司和Atmel公司，在同一個(gè)公司"屋檐"下既有ASIC事業(yè)部，又有可編程邏輯事業(yè)部。Luecnt公司打算利用這種混合邏輯器件的能力，把PCI再瞄向通信接口市場(chǎng)的其他領(lǐng)域。該公司的ORT4622在2000年的第一季度投產(chǎn)，就是這種打算中的首個(gè)例子（圖2）。這種芯片上有四個(gè)78MHz、8位、雙向接口變換成有622Mbps同步光纖網(wǎng)絡(luò)（SONET）能力的四條全雙工串行信道。
也就是說(shuō)，這個(gè)方法能使2.5千兆位的數(shù)據(jù)流同時(shí)流入和流出ORT4622。這個(gè)芯片還集成了一些以模擬為中心的電路，如鐘頻和數(shù)據(jù)恢復(fù)，幀功能和指針解釋器，以及相應(yīng)的FIFO緩沖器。同樣的器件通過(guò)其通用的259引腳FPGA分隔區(qū)，能支持許多的后端接口，對(duì)此該公司聲稱可容納60000至120000個(gè)門電路。Lucent公司用標(biāo)準(zhǔn)單元ASIC制作SONET芯核，也可能對(duì)所有今后的ASIC＋FPGA的各種器件，采用標(biāo)準(zhǔn)單元電路的加工工藝。該公司計(jì)劃在2000年上半年再推出3種以通信為對(duì)象的混合芯片，目前正對(duì)DSP芯核的集成進(jìn)行調(diào)研。
Quicklogic公司也正在促使PCI與QL5064和QL5032合作上下功夫（圖3）。5064集成的是64位啟動(dòng)程序目標(biāo)芯核（也可用作32位），運(yùn)行頻率可高達(dá)75MHz，而第二種芯片又納入了一個(gè)32位專用的啟動(dòng)程序目標(biāo)芯核，其工頻速度為33MHz。該公司75MHz的選項(xiàng)產(chǎn)品并不是要嚴(yán)格順從PCI的產(chǎn)品，封閉型的機(jī)箱系統(tǒng)可能用來(lái)提高性能。出于同樣的原因，Lucent公司也對(duì)其OR3TP12提供一個(gè)50MHz的選項(xiàng)。QL5064有片上12.7千位的RAM和用戶可配置的反熔絲式邏輯電路近30000門，器件以456引腳的PBGA封裝。
Quicklogic公司目前在評(píng)估一種高速的32位專用的啟動(dòng)程序目標(biāo)器件，該器件可能從QL5064派生出來(lái)，但封裝引腳要少一些。QL5032是一種208引腳PQFP和26凸緣PBGA封裝，含有16千位片上RAM，并提供可編程邏輯14.5,000門，同樣也是在廠家PASIC3FPGA系列的基礎(chǔ)之上。Quicklogic公司剛把以QL5030為基礎(chǔ)的QL5130投產(chǎn)，有57千位的RAM，13.8,000 FPGA門，同時(shí)投產(chǎn)的還有從QL5032派生的QL5232，RAM為25.3千位，F(xiàn)PGA門數(shù)為122000個(gè)（附文"一個(gè)主題，多種表達(dá)"）。該公司聲稱其反熔絲技術(shù)提供的在PCI芯核和用戶可編程邏輯器件之間堅(jiān)固耐用的互連點(diǎn)數(shù)量，并打算納入覆蓋PCI功能范圍的產(chǎn)品，包括新的標(biāo)準(zhǔn)，如PCI－X,經(jīng)及高速串行總線和各種通信應(yīng)用。
微型成為時(shí)尚
有些公司已經(jīng)進(jìn)行（也可能正計(jì)劃進(jìn)行）把基于ASIC的微處理器或DSP芯核，與可編程邏輯陣列集成組合在一塊芯片上（參考文獻(xiàn)9）。這些廠家包括Chameleon Systems公司（www.chameleon systems.com）、Malleable Technologies公司（www.malleable com）、Morphics Technology公司（www.morphics.com）、Quick Silver Technology公司（www.quick silvertech.com）及Triscend公司（www.triscend.com）。單片可編程邏輯器件有多種用途：可以立即解決否則要在系統(tǒng)板上做成分立的"膠合邏輯器件"，作為適配協(xié)處理器，或?qū)崿F(xiàn)外設(shè)功能的用戶專用集。
與Triscend公司一樣，Semiconductor Design Solutions公司也把其現(xiàn)場(chǎng)可編程系統(tǒng)做在一塊8051芯核的單個(gè)芯片上（FIPSOC）（表2）。模擬的和數(shù)字的外設(shè)子系統(tǒng)都是用戶可編程的。每個(gè)數(shù)字宏單元包括四個(gè)4輸入查表和四個(gè)觸發(fā)器。可配置的模擬電路塊就能實(shí)現(xiàn)專用功能，如差分放大，比較和數(shù)據(jù)轉(zhuǎn)換。該公司就用這些塊搭成電路，用作信號(hào)調(diào)節(jié)前端，而不是像更常用的模擬應(yīng)用中那樣。三重陣列配置存儲(chǔ)器板使你能在FIPSOC運(yùn)行中下載新的位流，并迅速地部分地或全部地完成器件的重新配置。
在這越來(lái)越擁擠的賽跑中，Atmel公司以其第一個(gè)2.7V現(xiàn)場(chǎng)可編程系統(tǒng)級(jí)IC（FPSLIC）系列而成為角逐新手。所有的器件都有一個(gè)30MIPS以上的AVR RISC微控制器芯核，在其上Atmel公司又加了一個(gè)專用的硬件乘法單元，32千字節(jié) 的用戶可分隔代碼和數(shù)據(jù)RAM、多引腳封裝上的SPI、兩個(gè)UART、兩個(gè)8位的實(shí)時(shí)計(jì)數(shù)器、一個(gè)16位定時(shí)器／計(jì)數(shù)器，一個(gè)看門狗計(jì)時(shí)器和一個(gè)實(shí)時(shí)時(shí)鐘。這種可編程邏輯陣列有576到2304個(gè)邏輯單元（估計(jì)10000至40000個(gè)門）和4.6至18.4千位的專用RAM，是以Atmel公司的AT40K FPGA中派生出來(lái)的。在CPU和FPGA之間的通信信道，有多到四個(gè)FPGA生成的中斷。
要把單片系統(tǒng)的廣告變成現(xiàn)實(shí)，設(shè)計(jì)工具的支持至少與半導(dǎo)體器件的能力同樣重要。Atmel公司的System Designer(系統(tǒng)設(shè)計(jì)師)工具集，把廠家的IDS FPGA合成及布局-路由軟件與Studio AVR編譯程序組合在一起。System Designer也把Mentor Graphics公司（www.mentorg.com）的功能互-驗(yàn)難工具和Model Technologies公司（www.model.com）的仿真器和波形觀察器合在一起（圖4）。AT40K FPGA結(jié)構(gòu)自然適用于適配性硬件加速功能，而且System Designer還能使你快速地鑒定多個(gè)硬件對(duì)軟件的分隔方案，而用不著在線仿真器或試驗(yàn)板上進(jìn)行。
更為通用的方案
選擇一個(gè)專項(xiàng)應(yīng)用的標(biāo)準(zhǔn)產(chǎn)品，例如Atmel公司、Lucent公司或Quicklogic公司的某個(gè)器件作借鑒，在你設(shè)計(jì)自己的專用片子而用其他方法派生時(shí)，你就會(huì)從中獲得不同的受益。你不必?fù)?dān)心NRE的費(fèi)用、最低產(chǎn)量要求及昂貴的設(shè)計(jì)工具，上市的時(shí)間以及首次功能風(fēng)險(xiǎn)。你還可以避開(kāi)在剩下設(shè)計(jì)中涉及到購(gòu)買、修改及知識(shí)產(chǎn)權(quán)（IP）等潛在的麻煩事情。但是，有時(shí)買來(lái)的現(xiàn)成片子并不適合你的要求；可能缺少你設(shè)計(jì)中要求的某些性能，也可能含有許多你不需要也不愿為之付出代價(jià)的功能等等。
LSI Logic公司是一家ASIC生產(chǎn)廠家，并成了可編程邏輯IP的供應(yīng)商，還同Adaptive Silicon公司結(jié)成伙伴關(guān)系（參考文獻(xiàn)10）。LSI Logic公司在其0.18μmG12加工工藝基礎(chǔ)上開(kāi)始提供可編程邏輯器件嵌入芯核的能力。Adaptive Silicon公司邏輯單元的技術(shù)繼承又延伸回到National Semiconductor公司的Clay和NAPA結(jié)構(gòu)（www.national.com/appinfo/milaero/napa1000），以及Concurrent Logic公司的技術(shù)，而這又成為Atmel公司AT6000系列的基礎(chǔ)。
LSI Logic公司和Adaptive Silicon公司目前與為數(shù)不多的幾家用戶對(duì)半導(dǎo)體器件和設(shè)計(jì)軟件做了第一步的測(cè)試；兩家公司希望在明年上半年能把范圍加大。與更為通用的多路復(fù)用邏輯單元或查表邏輯不同，LSI Logic公司選擇用Adaptive Silicon公司的半加器單元，這種單元能與算法專用電路很好地協(xié)調(diào)。更為通用的設(shè)計(jì)也要求更完備的路由資源，但與Adaptiver Silicon公司的結(jié)構(gòu)，就未必能有效地配合。
這兩家公司都看到了嵌入芯核會(huì)有一系列的應(yīng)用項(xiàng)目。這些應(yīng)用包括可以為多種系統(tǒng)配置服務(wù)的通用ASIC，方法是將邏輯器件的子集置入可編程門電路，或是現(xiàn)場(chǎng)可重編程的ASIC，以此應(yīng)對(duì)不斷演變的標(biāo)準(zhǔn)或查定故障�？芍嘏渲糜�(jì)算是另一種可能的使用模式，而且即使你的目標(biāo)是百分之百的用ASIC做的片子，也可以用混合器件使產(chǎn)品迅速上市。查定故障是這些方案中可行性最差的，因?yàn)楫?dāng)你完成ASIC時(shí)，你并不知道以后問(wèn)題會(huì)出在什么地方。不過(guò)，你可以把可編程邏輯器件放在風(fēng)險(xiǎn)特別大的ASIC附近，并希望片上的互連足以彌補(bǔ)設(shè)計(jì)上其余部分的FPGA 陣列。
從歷史的角度看，設(shè)計(jì)軟件的開(kāi)發(fā)時(shí)間滯后了新的可編程邏輯結(jié)構(gòu)的推出。不過(guò)，由于國(guó)防高級(jí)研究課題開(kāi)發(fā)署多年來(lái)的認(rèn)可，曾在National Semiconductor公司工作過(guò)的Adaptive Silicon公司的工程師們，一直都既不缺時(shí)間，也不缺資金。Atmel公司也把FPGA IP的能力推薦給愿意試做的用戶，該公司的官員們相信，根據(jù)ASIC電路的規(guī)模，他們能夠以較好的性能價(jià)格比集成可編程邏輯芯核，其門數(shù)達(dá)到10000至80000門（576至4608個(gè)邏輯單元）。與該公司用AVR做的混合式片子一樣，Atmel公司將把AT40K FPGA作為ASIC上嵌套FPGA的產(chǎn)品基礎(chǔ)。
| 
66821730(技術(shù)支持)
