引言
數(shù)十年來,集成電路封裝技術(shù)一直追隨芯片的發(fā)展而進(jìn)展,封裝密度不斷提高,從單芯片封裝向多芯片封裝拓展,市場(chǎng)化對(duì)接芯片與應(yīng)用需求,兼容芯片的數(shù)量集成和功能集成,為封裝領(lǐng)域提供出又一種不同的創(chuàng)新方法。 手機(jī)器件的典型劃分方式包括數(shù)字基帶處理器、模擬基帶、存儲(chǔ)器、射頻和電源芯片。掉電數(shù)據(jù)不丟失的非易失性閃存以其電擦除、微功耗、大容量、小體積的優(yōu)勢(shì),在手機(jī)存儲(chǔ)器中獲得廣泛應(yīng)用。每種手機(jī)都強(qiáng)調(diào)擁有不同于其他型號(hào)的功能,這就使它需要某種特定的存儲(chǔ)器。日趨流行的多功能高端手機(jī)需要更大容量、更多類型高速存儲(chǔ)器子系統(tǒng)的支撐。封裝集成有靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）和閃存的MCP,就是為適應(yīng)2.5G、3G高端手機(jī)存儲(chǔ)器的低功耗、高密度容量應(yīng)用要求而率先發(fā)展起來的,也是閃存實(shí)現(xiàn)各種創(chuàng)新的積木塊。國(guó)際市場(chǎng)上,手機(jī)存儲(chǔ)器MCP的出貨量增加一倍多,廠商的收益幾乎增長(zhǎng)三倍,一些大供應(yīng)商在無線存儲(chǔ)市場(chǎng)出貨的90％是MCP,封裝技術(shù)與芯片工藝整合并進(jìn)。 2 MCP內(nèi)涵概念 在今年的電子類專業(yè)科技文獻(xiàn)中,MCP被經(jīng)常提及,關(guān)于MCP技術(shù)的內(nèi)涵概念不斷豐富,表述出其主要特征,當(dāng)前給定的MCP的概念為：MCP是在一個(gè)塑料封裝外殼內(nèi),垂直堆疊大小不同的各類存儲(chǔ)器或非存儲(chǔ)器芯片,是一種一級(jí)單封裝的混合技術(shù),用此方法節(jié)約小巧印刷電路板PCB空間。MCP所用芯片的復(fù)雜性相對(duì)較低,無需高氣密性和經(jīng)受嚴(yán)格的機(jī)械沖擊試驗(yàn)要求,當(dāng)在有限的PCB面積內(nèi)采用高密度封裝時(shí),MCP成為首選,經(jīng)過近年來的技術(shù)變遷,達(dá)到更高的封裝密度。目前,MCP一般內(nèi)置3～9層垂直堆疊的存儲(chǔ)器,一塊MCP器件可以包括用于手機(jī)存儲(chǔ)器的與非NOR,或非NAND結(jié)構(gòu)的閃存以及其他結(jié)構(gòu)的SRAM芯片層,如果沒有高效率空間比的MCP,在高端手機(jī)中實(shí)現(xiàn)多功能化幾乎是不可能的。MCP不斷使新的封裝設(shè)計(jì)能夠成功運(yùn)用于使實(shí)際生產(chǎn)中。各芯片通過堆疊封裝集成在一起,可實(shí)現(xiàn)較高的性能密度、更好的集成度、更低的功耗、更大的靈活性、更小的成本,目前以手機(jī)存儲(chǔ)器芯片封裝的批量生產(chǎn)為主,開發(fā)在數(shù)碼相機(jī)和PDA以及某些筆記本電腦產(chǎn)品中的應(yīng)用。 在封裝了多種不同的、用于不同目的芯片的MCP基礎(chǔ)上,一種更高封裝密度的系統(tǒng)封裝SiP成為MCP的下一個(gè)目標(biāo)。反過來講,SiP實(shí)際上就是一系統(tǒng)級(jí)的MCP,封裝效率極大提高。SiP將微處理器或數(shù)字信號(hào)處理器與各種存儲(chǔ)器堆疊封裝,可作為微系統(tǒng)獨(dú)立運(yùn)行。將整個(gè)系統(tǒng)做在一個(gè)封裝中的能力為行業(yè)確立了一個(gè)新標(biāo)準(zhǔn)："2M/2m"。設(shè)計(jì)者需要把最好性能和最大容量存儲(chǔ)器以最低功耗與最小封裝一體化,用于手機(jī)中。換句話說：將兩大寫的M（MIPS和MB）最大化,把兩個(gè)小寫的m（mW和mm）最小化。無線存儲(chǔ)器向單一封裝發(fā)展,任何可以提高器件性能、降低封裝成本的新技術(shù)都是雙贏,現(xiàn)在市場(chǎng)潮流MCP產(chǎn)品是將來自不同廠家的多種存儲(chǔ)芯片封裝在一起,技術(shù)上優(yōu)勢(shì)互補(bǔ),封裝產(chǎn)品具有很高的空間利用率,且有利于提高整機(jī)的微型化和可靠性,改善電氣性能。 從發(fā)展趨勢(shì)看,MCP并非全新概念,與超薄疊層芯片尺寸封裝有很多相同之處,但其顯著特征是所封裝的芯片類型增加,密度更高,以獲得最大靈活性和伸縮性。MCP是SiP架構(gòu)中的Stacked IC,而非Package stachking或Super IC stack豐富SiP所涵蓋的具體芯片的細(xì)化,技術(shù)融合難免有概念炒作之嫌。就像倒裝芯片封裝,游離在眾多的BGA、CSP、WLP、柔性板上倒裝FCoF、封裝倒裝片F(xiàn)CIP等類型產(chǎn)品中,它們之間相輔相成,彼此間既獨(dú)立又有關(guān)聯(lián),共同構(gòu)成新一代電子封裝技術(shù)。 3 MCP關(guān)鍵技術(shù) 半導(dǎo)體圓片后段制程技術(shù)加速發(fā)展,容許在適當(dāng)?shù)慕Y(jié)構(gòu)中,將某些、某類芯片整合在單一的一級(jí)封裝內(nèi),結(jié)構(gòu)上分為金字塔式和懸梁式堆疊兩種,前者特點(diǎn)是從底層向上芯片尺寸越來越小,后者為疊層的芯片尺寸一樣大。MCP日趨定制化,能給顧客提供獨(dú)特的應(yīng)用解決方案,比單芯片封裝具有更高的效率,其重要性與日劇增,所涉及的關(guān)鍵工藝包括如何確保產(chǎn)品合格率,減薄芯片厚度,若是相同芯片的層疊組裝和密集焊線等技術(shù)。 3.1 確好芯片KGD KGD是封裝之前經(jīng)制造商老化、測(cè)試等早期失效淘汰驗(yàn)證的電性能合格的芯片。這種良品芯片的篩選技術(shù)方案趨向多樣化。MCP的商業(yè)模式首先基于KGD,以保證在MCP整合之前每個(gè)芯片都有特定的質(zhì)量和可靠性水平,能夠產(chǎn)生MCP高良品率,確保最終品質(zhì),同時(shí)允許在一個(gè)獨(dú)立封裝單元里使用從不同廠商那里獲得的最合適的芯片。產(chǎn)業(yè)界開發(fā)各種各樣的性能測(cè)試/老化夾具的方法,降低KGD成本花費(fèi)。例如,整個(gè)圓片接觸系統(tǒng)、犧牲金屬層法、柔性探針接觸法、單芯片插槽法、凸點(diǎn)夾具法、激光修復(fù)等先進(jìn)技術(shù),MCP具體分析每種方法的測(cè)試標(biāo)準(zhǔn)、預(yù)定質(zhì)量、可靠性等級(jí),在確定KGD成本的基礎(chǔ)上,節(jié)省測(cè)試時(shí)間甚至完全不需要老化測(cè)試,避免一個(gè)內(nèi)置芯片的缺陷導(dǎo)致整個(gè)MCP損失的潛在風(fēng)險(xiǎn),評(píng)估KGD的先決條件是必須精確定義所需的可靠性等級(jí)。 3.2 圓片背面減薄技術(shù) MCP可內(nèi)置疊層的芯片數(shù)量在迅速增加,內(nèi)含四個(gè)、五個(gè)、甚至八個(gè)芯片,產(chǎn)品化在1mm封裝高度下內(nèi)置五個(gè)芯片,在1.4mm封裝高度下,開發(fā)出內(nèi)置9個(gè)芯片疊層的產(chǎn)品,計(jì)劃2005年可內(nèi)置的芯片數(shù)為10個(gè),2006年為11個(gè)。每塊MCP器件內(nèi)置芯片數(shù)量越多,其封裝高度也隨之增加,為解決這一矛盾,研發(fā)MCP過程中,必須將電路層制作完后的圓片背面減薄瘦身,再劃片為單個(gè)芯片,MCP化。目前的減薄方法主要有超精密磨削、化學(xué)機(jī)械拋光、電化學(xué)腐蝕、濕法腐蝕、常壓等離子腐蝕、干式拋光等技術(shù),提高圓片背面減薄加工效率,減小其表面和亞表面損傷,減緩或避免圓片翹曲變形,機(jī)械研磨減薄一般在150μm左右,等離子刻蝕方法可達(dá)100μm。高1.4mm封裝內(nèi),5～6層疊片的MCP一般要求芯片減薄到85μm左右,如果是9片疊層的話,芯片厚度為70μm,小于50μm的減薄技術(shù)已在研發(fā)中。今后,圓片背面減薄趨向20～30μm的極限厚度,圓片越薄,其柔韌性越好,受外力沖擊引起的應(yīng)力也越小。 3.3 再分布隱埋層RDL技術(shù) 再分布隱埋層RDL技術(shù)可重新安排壓焊點(diǎn)到芯片讓任何合理的位置,這一技術(shù)包括單層鋁、單層或多層銅的金屬鍍層選擇以及多層薄膜RDL,多層薄膜RDL允許四層設(shè)計(jì)和重新分配。采用RDL技術(shù),芯片中心的壓焊點(diǎn)可被重新分配到芯片的周邊、兩側(cè)或任何一側(cè)。通過這種變化,設(shè)計(jì)師可更加靈活地考慮封裝方面的芯片放置,比如,芯片可分別以垂直層疊、交錯(cuò)層疊,并排層疊的方式排列。
3.4 隔片技術(shù) 生產(chǎn)廠商追求的終極MCP就是在既定的安裝高度與內(nèi)置芯片數(shù)量前提下,可任意組合疊層的芯片。為實(shí)現(xiàn)此目標(biāo),采用無功能的超薄柔性隔片（Dummychip）,確保芯片間空隙,滿足芯片布線要求。9片疊層MCP中,3層是隔片,其他的6層才有功能。目前,MCP可做到基帶處理芯片和閃存、SRAM疊層,開發(fā)在樹脂層中埋入金屬引線工藝,替代隔片,縮小近一半間隔距離,設(shè)立如何解決大規(guī)模邏輯芯片和其他存儲(chǔ)芯片MCP化課題。 3.5 低弧度引線鍵合 當(dāng)芯片減薄厚度小于100μm左右時(shí),要求引線鍵合弧度高必須小于這一數(shù)字,采用25μm金絲的正常鍵合弧高為125μm,使用反向引線鍵合優(yōu)化工藝后,可以達(dá)到75μm以下的弧高。與此同時(shí),反向引線鍵合技術(shù)要增加一個(gè)打彎工藝,保證不同鍵合層的間隙。 3.6 鍵合引線無搖動(dòng)技術(shù) 鍵合引經(jīng)密度增高、長(zhǎng)度延伸、形狀更復(fù)雜時(shí),會(huì)增加短路的可能性。采用低粘度的模塑料和降低模塑料的轉(zhuǎn)移速度有助于減小鍵合引線的擺動(dòng),防止引線短路,現(xiàn)已研發(fā)出鍵合引線無擺動(dòng)（nosweep）模塑技術(shù)。 此外,MCP的其他工藝基本上與很多先進(jìn)封裝技術(shù)相兼容,延用其設(shè)備及材料,進(jìn)行新的設(shè)計(jì)、貼片、組裝、測(cè)試,盡快進(jìn)入批量生產(chǎn),及早投放市場(chǎng)。 4 MCP產(chǎn)品架構(gòu) 高端手機(jī)存儲(chǔ)器的配置幾乎與現(xiàn)在臺(tái)式電腦的內(nèi)存一樣,而且類型更加豐富,手機(jī)芯片成本中閃存約占23％,已超過基帶處理器,到2007年閃存容量將從今天的750Mb增大到5Gb以上,表1和表2分別示出目前其應(yīng)用概況與特性比較。SRAM以及或非NOR、與非NAND閃存共同支撐起高端手機(jī)存儲(chǔ)子系統(tǒng)、,SRAM及其改進(jìn)型PSRAM（偽靜態(tài)RAM）、LP－SDRAM（低功耗SDRAM）、Cellular RAM、COMORAM、UtRAM等作高速工作數(shù)據(jù)緩存,NOR閃存多用于手機(jī)操作系統(tǒng)直接執(zhí)行程序代碼XIP的存儲(chǔ),NAND閃存用作大容量數(shù)據(jù)存儲(chǔ),存儲(chǔ)器容量隨手機(jī)功能的增加而擴(kuò)大,而手機(jī)PCB上分配給存儲(chǔ)器的容積極其有限。為追求大容量,小體積、微功耗、低成本,封裝多種類型存儲(chǔ)芯片的MCP適應(yīng)這一需求而流行,采用SRAM和閃存分離架構(gòu)的封裝產(chǎn)品被放棄,各生產(chǎn)廠家展開激烈的競(jìng)爭(zhēng)。 一般而言,MCP外形尺寸與單芯片封裝幾乎相同,圖1示出手機(jī)存儲(chǔ)器的MCP架構(gòu)框圖,其類型大多數(shù)是根據(jù)特定合同委托制造商OEM的需求定制的。一些芯片廠商并不生產(chǎn)其顧客所需的所有類型的存儲(chǔ)芯片,卻積極與其他廠家合作,按OEM需求,提供很多類型的MCP產(chǎn)品,表3示出市場(chǎng)調(diào)查公司iSuppli的市場(chǎng)預(yù)測(cè)情況。 |
66821730(技術(shù)支持)
