PCI局部總線不僅是目前最新的計算機(jī)總線,而且是一種兼容性最強(qiáng)、功能最全的計算機(jī)總線。它可同時支持多組外圍設(shè)備,而且不受制于處理器,為CPU及高速外圍設(shè)備提供高性能、高吞吐量、低延遲的數(shù)據(jù)通路。圖形用戶界面（GUI）、高清晰度電視（HDTV）、三維視頻多媒體顯示等新技術(shù)的發(fā)展以及高速通訊系統(tǒng)的廣泛需求使PCI具有良好的應(yīng)用前景。針對這種趨勢,國外許多芯片廠家設(shè)計生產(chǎn)了各種各樣的PCI專用集成電路。
目前國內(nèi)系統(tǒng)廠家的PCI總線接口一般采用國外的PCI專用芯片,如TUNDRA公司的Qspan、PLX公司9050、INTEL公司的21554等,但是這些專用芯片價格昂貴、功能繁雜、不能靈活配置、不利于系統(tǒng)的升級優(yōu)化,難于應(yīng)用。為此,各大FPGA廠商紛紛推出基于各自可編程邏輯器件結(jié)構(gòu)與工藝的PCI IP模塊（軟核、固核或硬核）。 Xilinx,Altera,Actel及QuickLogic等公司的PCI核在國內(nèi)都有廣泛應(yīng)用,它們各有特色,總體而言,Xilinx的PCI Core是含有布局布線信息的HDL門級網(wǎng)表格式,便于VHDL方法設(shè)計及第三方EDA軟件環(huán)境下的仿真驗證;Altera的PCI Core為AHDL格式,通過ACF文件提供布局布線時的約束,其用戶側(cè)的信號數(shù)量較少,功能簡單,便于實現(xiàn);Actel及QuickLogic公司的反熔絲結(jié)構(gòu),使其可編程芯片在速度與性能上有一定的優(yōu)勢,但PCI核的功能則相對較弱。
根據(jù)VoIP、CDMA等先進(jìn)的通訊系統(tǒng)對PCI總線接口的實際需求,我們通過評估比較,決定采用Altera公司的64位66MHz PCI Core,在VERIBEST及MAXPLUSII NT設(shè)計平臺上,針對目標(biāo)器件FLEX10K 100E,利用VHDL硬件描述語言,設(shè)計了PCI總線到摩托羅拉CPU的FPGA橋接芯片。該芯片介于PCI總線與摩托羅拉CPU之間,提供兩種總線間的地址轉(zhuǎn)換,命令譯碼,數(shù)據(jù)緩沖與傳輸,即插即用的配置,為系統(tǒng)的高速數(shù)據(jù)傳輸提供無縫的接口。
1． 設(shè)計輸入
設(shè)計輸入包括VHDL代碼設(shè)計及功能仿真。在進(jìn)行設(shè)計之前,先對系統(tǒng)劃分功能模塊,最頂層例化兩個模塊：Altera的PCI Core和用戶側(cè)邏輯。用戶側(cè)邏輯根據(jù)功能再進(jìn)一步細(xì)化。VHDL的結(jié)構(gòu)化特點非常便于層次化設(shè)計,每個工程師負(fù)責(zé)完成功能相對獨立的各子模塊設(shè)計仿真,最后進(jìn)行整體的功能仿真。進(jìn)行整體功能仿真前,先要提取PCI Core的功能仿真模型,在MAXPLUSⅡ環(huán)境下,按照系統(tǒng)要求配置PCI Core的相關(guān)參數(shù),然后對其進(jìn)行編譯及布局布線,此時不必產(chǎn)生ACF文件。為能輸出用于VERIBEST環(huán)境下仿真的VHDL網(wǎng)表,編譯時需要選擇INTERFACE菜單下VHDL NETLIST WRITER�？紤]到綜合后可能要作帶門級延時的仿真,編譯時最好產(chǎn)生SDF標(biāo)準(zhǔn)延時文件,在INTERFACE菜單下VHDL OUTPUT FILE[.VHO]（WRITE DELAY CONSTRUCTS TO一欄中）。完成以上關(guān)鍵設(shè)置后,通過編譯即可得到PCI Core帶延時的VHDL網(wǎng)表文件。通過相同的操作可得到用戶側(cè)邏輯模塊中例化的其他Altera的MegaCore子模塊。
