利用MATLAB/Simulink和DSP Builder工具進行基于FPGA的DSP設計需要進行一系列的仿真。在Simulink中設計的模型首先要在Simulink中仿真,不僅是驗證模型的正確性,而且因為用于ModelSim仿真的TestBench文件中的輸入信號激勵是由SignalCompiler根據Simulink的仿真結果產生,并且只有仿真后利用SignalCompiler轉換產生的VEC文件才有效。在Simulink中完成仿真驗證后,使用SignalCompiler將模型進行設計轉換。
對于設計轉換后產生的VHDL文件,必須進行RTL級仿真。因為Simulink中模型仿真是算法級的,而生成的VHDL描述是RTL級的,兩者描述的情況可能不完全符合,因此需要對生成的RTL級VHDL代碼進行功能仿真。仿真可通過在ModelSim中運行轉換過程所生成的Tcl腳本文件。最后可以利用轉換過程生成的VEC文件,在Quartus II軟件中進行時序仿真。本設計對上述建模的語音編碼器完成了仿真,Simulink的仿真結果與ModelSim的仿真結果基本一致,表明兩者描述相符合;Quartus II的時序仿真結果表明所設計的語音編碼器達到了預期的結果。
3.4 編解碼器模塊在SoPC系統(tǒng)中的綜合
編碼器模型在Quartus II綜合和編譯后,可以使用SOPC Builder將其作為外圍設備添加到Nios II系統(tǒng)中。SignalCompiler生成的PTF配置文件可用于將設計自動地輸給SOPC Builder工具。所設計的編碼器出現在SOPC Builder的模塊池中,將其添加到所創(chuàng)建的系統(tǒng)中即可。所建SoPC系統(tǒng)元件頁如圖5所示,圖5中只列出了語音記錄系統(tǒng)的一部分組件。利用SOPC Builder即可生成一個完整的系統(tǒng),最后生成編程文件,進行硬件的下載,完成G.726語音編碼器在SoPC中的設計。
圖5 SoPC系統(tǒng)元件頁
由于DSP Builder中的DSP基本模塊以算法級的描述出現,而且采用Simulink圖形化界面,因此設計非常直觀,實現了自頂向下的開發(fā)流程。與傳統(tǒng)DSP開發(fā)相比,大大縮短了創(chuàng)建DSP設計的硬件的開發(fā)周期。設計的編解碼器可作為Nios II系統(tǒng)的外圍設備,通過SOPC Builder很方便地綜合到SoPC系統(tǒng)中。同時,由于設計是在基于FPGA的SoPC上實現,因此可以根據實際需求更改設計,對系統(tǒng)進行重配置,具有很高的靈活性。本G.726語音編解碼器的性能基本上達到了設計要求。
